PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-020864

(43)Date of publication of application: 29.01.1993

(51)Int.CI.

G11C 7/00

(21)Application number: 03-202581

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

15.07.1991

(72)Inventor:


OKIDAKA TAKENORI

MIYAZAKI YUKIO

(54) CAPACITY EXTENDING CIRCUIT FOR FIFO MEMORY

(57)Abstract:

PURPOSE: To extend memory capacity through a simple constitution by outputting a write/read reset from a control counter so that data, obtained by dividing total data equally by the number of FIFO memories are written/read out into/from respective FIFO memories. CONSTITUTION: A control counter 28 sets the timing for outputting a write reset WRES and a read reset REES to a first-in first-out(FIFO) memories 4, 13 equal to the number of data obtained by dividing the total data to be inputted to the entire circuit by the number of FIFO memories. Since only one control counter is required and no output selector is required, memory capacity can be extended through a simple constitution.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

. (19)日本国特許庁 (JP)

(12) 公開特許公额(A)

(11)特許出願公開番号

特開平5-20864

(43)公開日 平成5年(1993)1月29日

(51)Int.Cl.5 GIIC 7/00 鹼別配号 庁内整理番号 3 1 8 A 7323-5L

FΙ

技術表示箇所

審査請求 未請求 請求項の斂1(全 7 頁)

(21)出願番号

特願平3-202581

(22)出願日

平成3年(1991)7月15日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 冲△高▽ 殻則

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 宮崎 行雄

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 早瀬 憲一

(54)【発明の名称】 FIFOメモリ容量拡張回路

(57) 【要約】

【目的】 複数のFIFOメモリを用いた容量回路の回 路構成と制御を簡単にする。

複数個のFIFOメモリをカスケード接続 し、それぞれのFIFOメモリへ書き込み及び読み出し クロックと書き込み及び読み出しリセットとをそれぞれ 同位相、同周期に出力する制御カウンタを設け、各FI FOメモリに書き込まれ、読み出されるデータのデータ 数が、回路全体に入力される総データを上記複数のFI FOメモリの数で割った値のデータ数となるタイミング で上記書き込み及び読み出しリセットを出力する。



5.14: データ入力

10.19: ぼき込みリセット入力

6,15: おき込みクロック入力

6.15: タキム マクロック入力 11.20: 酸 み 出し ソセッ人入力 7.16: 酸 み 出し ノロック入力 12.21.27: データ出力

4: 笌IのFIFOメモリ 8,17: 倉き シみイネーブル入力 13: 知29FIFOXモリ

29:春秋、みノネーブル入力端子 30:読み出しノネーブル入力端子

9,18: 読み出イオーフル入力

【特許請求の範囲】

【請求項1】 データ入力とデータ出力とをカスケード 接続した複数のFIFOメモリと、

上記複数のFIFOメモリへ、同位相、同周期の書き込み及び読み出しクロックと、同位相、同周期の書き込み及び読み出しリセットとをそれぞれ出力する制御カウンタとを備え、

上記FIFOメモリにおいて書き込み、読み出されるデータのデータ数が、回路全体で扱われる総データを上記複数のFIFOメモリの数で割った値のデータ数になるタイミイングで、上記制御カウンタから上記書き込み及び読み出しリセットを出力することを特徴とするFIFOメモリ容量拡張回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、複数のFIFOメモリを用いた容量拡張方法の改良に関するものである。

[0002]

【従来の技術】図7は、従来のFIFOメモリを複数個 使用し、メモリ容量の拡張を行ったFIFOメモリ回路 の回路構成を示す図であり、図において、1はデータ入 カ端子D、2は書き込みクロック入力端子WCK、3は 読み出しクロック入力端子RCK、4は第1のFIFO メモリ、5~12はそれぞれ第1のFIFOメモリ4に おけるデータ入力 D_A ,書き込みクロック入力 WC K_A , 読み出しクロック入力 RCK_A , 書き込みイネー プル入力/WE $_{
m A}$,読み出しイネーブル入力/RE $_{
m A}$, 書き込みリセット入力/WRES $_{ extsf{A}}$,読み出しリセット 入力/RRESA,データ出力QA 、13は第2のFI FOメモリ、14~21は、それぞれ第2のFIFOメ モリにおけるデータ入力DB, 書き込みクロック入力W CKB, 読み出しクロック入力RCKB, 書き込みイネ ープル入力/WE $_{
m B}$, 書き込みリセット入力/WRES B, 読み出しイネーブル入力/REB, 書き込みリセッ ト入力/WREB, 読み出しリセット入力RRESB, データ出力QB 、22, 23はインバータ、24は第1 のF I·FOのメモリ4における書き込みイネーブル/W E_A 8, 読み出しイネーブル入力/ RE_A 9及び第2の FIF〇のメモリ13における書き込みイネーブル入力 /WE $_{
m R}$ 17,読み出しイネーブル入力/R $_{
m R}$ 18を それぞれ制御するカウンタA、25は第1のFIFOの メモリ4における書き込みリセット入力/WRES $_A$ 10. 読み出しリセット入力/RRESA 1.1及び第2の FIFOのメモリ13における書き込みリセット入力/ WRES_B 19, 読み出しリセット入力/RRES_B 2 0 を制御するカウンタB、26はデータ出カQA 12ま たはデータ出力QB 21を選択するセレクタ、27はデ ータ出力端子Qである。

【0003】次に、動作について説明する。デジタル複写機においては1インチあたり400ドットの情報量を

持っており、このためA3用紙短辺1ラインあたりのデータ量は約5Kワードとなる。現在、一般に使われているFIFOメモリの容量は約5Kワードのため、1インチあたりの情報量が600ドットに向上したり、1ラインの長さが延びるとメモリ容量を拡張することが必要となる。

【0004】以下、図8に示すタイミングチャートを用いて、1ラインあたり8Kワードのデータを処理する場合の動作を説明する。尚、FIFOメモリ4, 13は、それぞれ5Kワードの容量をもっている。

【0005】図8は、図7に示すFIFOメモリ容量拡 張回路の動作タイミングチャートであり、期間Eでは、 第1のFIFOメモリ4に0から3999ワードのデー 夕が書き込まれ、第1のFIFOメモリ4より前ライン の0"から3999"ワードのデータが読み出される。 同時に、第2のFIFOメモリ13への書き込みと第2 のFIFO13メモリからの読み出しが禁止される。そ して、この時、セレクタ26はデータ出力Q412を選 択する。また、期間Fでは、第2のFIFOメモリ13 に4000から7999ワードのデータが書き込まれ、 第2のFIFOメモリ13より前ラインの4000"か ら7999"ワードのデータが読み出される。同時に、 第1のFIFOメモリ4への書き込みと第1のFIFO メモリ4からの読み出しが禁止される。そして、この 時、セレクタ26はデータ出力QB21を選択する。こ のように、期間E~Fでは、0から7999ワードまで のデータの書き込みと前ラインの0"から7999"ワ ードまでのデータの読み出しが行われる。

【0006】一方、期間Gでは、第1のFIFOメモリ 4に0′から3999′ワードのデータが書き込まれ、 第1のFIFOメモリ4より前ラインの0から3999 ワードのデータが読み出される。同時に、第2のFIF 〇13メモリへの書き込みと第2のFIF〇13メモリ からの読み出しが禁止される。そして、この時、セレク タ26はデータ出力QA 12を選択する。また、期間H では、第2のFIFOメモリ13に4000′から79 99′ワードのデータが書き込まれ、第2のFIFOメ モリ13より前ラインの4000から7999ワードの データを読み出される。同時に、第1のFIFOメモリ 4への書き込みと第1のFIFOメモリ4からの読み出 しが禁止される。そして、この時、セレクタ26はデー 夕出力QB 21を選択する。このように、期間G~Hで は、0′から7999′ワードまでのデータの書き込み と前ラインデータ0から7999ワードまでのデータの 読み出しが行われる。

[0007]

【発明が解決しようとする課題】上記のように従来のFIFOメモリを複数個用いて容量拡張を行ったFIFOメモリ回路は、イネーブル用カウンタA, リセット用カウンタB, 出力セレクタ26等を必要とし、回路構成が

大がかりになり、動作制御も複雑になるという問題点が あった。

【0008】この発明は上記のような問題点を解消するためになされたもので、簡単な構成と簡単な制御によってメモリ容量を拡張することができるFIFOメモリ回路をを提供することを目的とする。

[0009]

【課題を解決するための手段】この発明にかかるFIFOメモリ回路は、複数のFIFOメモリをカスケード接続し、入力される総データをFIFOメモリの数で均等数に分けた数のデータが、それぞれのFIFOメモリに書き込みまれ、読み出されるように制御カウンタからそれぞれのFIFOメモリに、書き込み及び読み出しクロックと書き込み及び読み出しリセットとを出力するようにしたものである。

[0010]

【作用】この発明においては、同一アドレスに対して、同時に書き込みと読み出しを行った場合、読み出しは既に書き込まれていたデータを読み出し、書き込みは新たなデータを書き込むことができるため、簡単な構成と制御で容量拡張を行うことができる。

[0011]

【実施例】以下、この発明の一実施例を図について説明 する。図1は、この発明の一実施例によるFIFOメモ リ容量拡張回路の構成を示す図であり、図において、図 7と同一符号は同一または相当する部分を示し、FIF 〇メモリ4、13はそれぞれ従来と同様に5Kワードの メモリ容量を有し、書き込みと読み出しとが独立且つ非 同期に実行できるものであり、28は書き込みリセット 入力 $/WRES_A$ 10,読み出しリセット入力/RRES_A 11, 書き込みリセット入力/WRES_B 19, 読 み出しリセット入力/RRESR 20をそれぞれ制御す るカウンタ、29は書き込みイネーブル入力端子/W E, 30は読み出しイネーブル入力端子/REである。 【0012】次に、上記FIFOメモリ容量拡張回路の 動作を図2を用いて説明する。図2は、上記図1で示す FIFOメモリ容量拡張回路の動作タイミングチャート であり、期間Aでは、第1のFIFOメモリ4に0から 3999ワードのデータが書き込まれ、第1のFIFO メモリ4より前ラインの4000″から7999″ワー ドのデータが読み出される。同時に、第2のFIFOメ モリ13に前ラインの4000" から7999" ワード のデータを書き込まれ、第2のFIFOメモリ13より 前ラインの0″から3999″ワードのデータが読み出 される。続いて、期間Bでは、第1のFIFOメモリ4 に4000から7999ワードのデータを書き込まれ、 第1のFIFOメモリ4より0から3999ワードのデ ータを読み出される。同時に、第2のFIFOメモリ1 3に0から3999ワードのデータを書き込まれ、第2 のFIFOメモリ13より前ラインの4000″から7

999" ワードのデータが読み出される。このように、 $A \sim B$ の期間では、0から7999ワードのデータの書き込みと、前ラインデータ0" から7999" ワードのデータまでの読み出しが行われる。

【0013】一方、期間Cでは、第1のFIFOメモリ 4に0′から3999′ワードのデータが書き込まれ、 第1のFIFOメモリ4より前ラインの4000から7 999ワードのデータが読み出される。同時に、第2の FIFOメモリ13に前ラインの4000から7999 ワードのデータが書き込まれ、第2のFIFOメモリ1 3より前ラインの0から3999ワードのデータが読み 出される。続いて、期間Dでは、第1のFIFOメモリ 4に4000′から7999′ワードのデータが書き込 まれ、第1のFIFOメモリ4より0′から3999′ ワードのデータが読み出される。同時に、第2のFIF 〇メモリ13に0′から3999′ワードのデータを書 き込まれ、第2のFIFOメモリ13より前ラインの4 000から7999ワードのデータが読み出される。こ のようにC~Dの期間では、O′から7999′ワード のデータの書き込みと、前ラインデータ0から7999 ワードのデータまでの読み出しが行われる。

【0014】図3~6は、上記データの書き込みと読み 出しを行う第1FIFOメモリ4と第2のFIFOメモ リ13の動作を示すタイミングチャートであり、図3は データ書き込み時の書き込みクロック入力WCKA (W CK_B), 書き込みイネーブル/ WE_A ($/WE_B$), データ入力DA (DB) のそれぞれのタイミングを示 し、図4は書き込みリセット時の書き込みクロック入力 **WCKA (WCKB), 書き込みリセット入力/WRE** S_A ($/WRES_B$), データ入力 D_A (D_B) のそれ ぞれのタイミングを示し、図5は、データ読み出時の読 み出しクロック入力 RCK_A (RCK_B), 読み出しイ ネーブル入力 $/RE_A$ ($/RE_B$), データ出力Q A (QR) のそれぞれのタイミングを示し、図6は、読 み出しリセット時の読み出しクロック入力 $R \subset K_A$ (RCKB), 読み出しリセット入力/REESA (/RE ES_B), データ出力 Q_A (Q_B) のそれぞれのタイミ ングを示している。このように、これら第1FIFOメ モリ4と第2のFIFOメモリ13とでは、書き込みク ロックと読み出しクロック及び、書き込みリセットと読 み出しリセットのそれぞれが同位相,同周期で入力され るようになっている。また、ここで、読み出しイネーブ ル入力 $/RE_A$ ($/RE_B$) と書き込みイネーブル入力 $/WE_A$ ($/WE_B$) は、書き込みイネーブル端子WE29と読み出しイネーブル入力端子RE30とからFI FOメモリ4、13のそれぞれに入力されるようになっ ており、働き込み及び読み出し時にはそれそれのFIF 〇メモリ4, 13に "L" の信号が入力され、それ以外 の時は"H"の信号が入力される。

【0015】このような本実施例のFIFOメモリ容量

拡張回路では、書き込みクロックと読み出しクロック及 び、書き込みリセットと読み出しリセットのそれぞれが 同位相,同周期で入力される第1FIFOメモリ4と第 2のFIFOメモリ13を用い、第1FIFOメモリ4 におけるデータ出力QA と第2のFIFOメモリ13に おけるデータ入力DBとをカスケード接続し、制御カウ ンタ28から、これら第1FIFOメモリ4と第2のF IFOメモリ13に出力する書き込みリセット/WRE S、読み出しリセット/REESの出力タイミングを、 各FIFOメモリで読み込まれ、且つ、書き込まれるデ ータのデータ数が、該回路全体に入力される総データ (8000) を第1FIFOメモリ4と第2のFIFO メモリ13との2つのメモリ数で割った値のデータ数 (4000) となるようにしたため、各回路において、 読み出しは既に書き込まれていたデータが読み出され、 書き込みは新たなデータを書き込むことができ、その結 果、制御カウンタが一つで済み、出力セレクタが不要と なり、従来に比べて簡単な回路構成と制御によってメモ リ容量が拡張できる。

【0016】尚、上記実施例はFIFOメモリを2個用いて容量拡張を行った例であるが、本発明においては、FIFOメモリを2個より多く設けても、上記実施例と同じようにそれぞれのメモリのデータ出力とデータ入力をカスケード接続し、各FIFOメモリで書き込まれ、読み出されるデータ数が入力される総データのデータ数を設けたFIFOメモリのメモリ数で割った値のデータ数となるタイミングで制御カウンタから書き込み及び読み出しリセットを各FIFOメモリに出力するうようにすればよい。

【0017】また、本発明においては、当然のことながら、使用するFIFOメモリは、扱う総データ数を使用するFIFOメモリ数で割った値より大きい値のワード容量を持っていることが必要である。

[0018]

【発明の効果】以上のように、この発明によれば、複数のFIFOメモリをカスケード接続し、それぞれのメモリに出力される書き込み及び読み出しクロックと書き込み及び読み出しりセットとを同位相、同周期の信号にし、個々の回路で扱われる(書き込まれ、読み出される)データ数が全ての回路間で同じになるようなタイミグで上記書き込み及び読み出しリセットを各FIFOメモリに出力するようにしたので、制御カウンタは1個で済み、また、出力セレクタも不要になるため、回路を安価に構成することができ、しかも、制御方法が簡単になる効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例によるFIFOメモリ回路 を示す回路構成図。

【図2】図1に示すFIFOメモリ回路の動作を示すタイミングチャート図。

【図3】図1に示すFIFOメモリ回路におけるデータ 雷き込み時の雷き込みクロック入力, 書き込みイネーブ ル, データ入力のタイミングを示す信号波形図。

【図4】図1に示すFIFOメモリ回路における書き込みリセット時の書き込みクロック入力,書き込みリセット入力,データ入力のそれぞれのタイミングを示す信号波形図。

【図5】図1に示すFIFOメモリ回路におけるデータ読み出し時の読み出しクロック入力 RCK_A , 読み出しイネーブル入力, データ出力のそれぞれのタイミングを示す信号波形図。

【図6】図1に示すFIFOメモリ回路における読み出しリセット時の読み出しクロック入力 RCK_A , 読み出しリセット入力、データ出力のそれぞれのタイミングを示す信号波形図。


【図7】従来のFIFOメモリ回路を示す回路構成図。

【図8】図7に示すFIFOメモリ回路の動作を示すタイミングチャート図。

【符号の説明】

- 1 データ入力端子D
- 2 書き込みクロック入力端子WCK
- 3 読み出しクロック入力端子RCK
- 4 第1のFIFOメモリ
- 5 データ入力DA
- 6 書き込みクロック入力WCKA
- 7 読み出しクロック入力RCK_A
- 8 書き込みイネーブル入力/WEA
- 9 読み出しイネーブル入力REA
- 10 書き込みリセット入力/WRESA
- 11 読み出しリセット入力/RRESA
- 12 データ出力QA
- 13 第2のFIFOメモリ
- 14 データ入力DB
- 15 書き込みクロック入力WCKR
- 16 読み出しクロック入力RCKR
- 17 書き込みイネーブル入力/WEB
- 18 読み出しイネープル入力/REB
- 19 書き込みリセット入力/WRES_B
- 20 読み出しリセット入力/RRESB
- 21 データ出力QB
- 22 インバータ
- 23 インパータ
- 24 カウンタA
- 25 カウンタR
- 26 セレクタ
- 27 データ出力端子Q
- 28 カウンタ
- 29 書き込みイネーブル入力端子WE
- 30 読み出しイネーブル入力端子RE

[図1]



5,14: データ入力

10,19: 彦き込みクセッ人入力


11.20: 虚み*出しソセット人力* 12.21,27: データ出力 13: 梵2のFIFOメモリ

6.15: まキシャクロック人カ 7.16: 越み出しクロック人カ 4: 第1のFIFOメモリ 8.17: きキシャイネーアル入カ 9.18: 威み出しイネーアル入カ


29: 音も込みイオーブル入力端子 30: 読み出しイネーブル入力妨子

2: 昏さ込みクロック入力場チ 3: 読み出しクロック入力場チ 1: データ入力場子


[図2]




【図3】




【図4】




[図5]



【図6】





【手続補正書】

【提出日】平成4年4月17日

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】図6

【補正方法】変更

【補正内容】

【図6】

